चित्र:MIPS Architecture (Pipelined).svg

पृष्ठ की सामग्री दूसरी भाषाओं में उपलब्ध नहीं है।
मुक्त ज्ञानकोश विकिपीडिया से

मूल चित्र(SVG फ़ाइल, साधारणतः 800 × 500 पिक्सेल, फ़ाइल का आकार: 56 KB)

विवरण
English: The stage-by-stage architecture of a MIPS microprocessor with a pipeline. Although the memory is shown twice for clarity of the pipeline, MIPS architectures have only one memory bank (i.e. von Neumann architecture).
दिनांक
स्रोत अपना कार्य
लेखक Inductiveload
अनुमति
(इस चित्र का पुनः उपयोग करना)
Public domain मैं, इस कार्य का/की कॉपीराइट धारक, इस कार्य को सार्वजनिक डोमेन में प्रकाशित करता/करती हूँ। यह पूरे विश्व में लागू होता है।
कुछ देशों में यह कानूनी तौर पर नहीं हो सकता है; ऐसा हो तो:
मैं सभी को इस कार्य का इस्तेमाल किसी भी उद्देश्य से, बिना किसी बाधाओं के इन शर्तों के कानून द्वारा अनिवार्य किए तक करने की अनुमति देता/देती हूँ।
दूसरे संस्करण rkrkgkf

Captions

Add a one-line explanation of what this file represents

Items portrayed in this file

चित्रण

source of file अंग्रेज़ी

original creation by uploader अंग्रेज़ी

चित्र का इतिहास

फ़ाइलका पुराना अवतरण देखने के लिये दिनांक/समय पर क्लिक करें।

दिनांक/समयथंबनेलआकारसदस्यप्रतिक्रिया
वर्तमान17:08, 22 जनवरी 200917:08, 22 जनवरी 2009 के संस्करण का थंबनेल संस्करण800 × 500 (56 KB)Inductiveload{{Information |Description={{en|1=The stage-by-stage architecture of a MIPS microprocessor with a pipeline. Although the memory is shown twice for clarity of the pipeline, MIPS architectures have only one memory bank (i.e. von Neumann architecture).}} |So
17:08, 22 जनवरी 200917:08, 22 जनवरी 2009 के संस्करण का थंबनेल संस्करण800 × 500 (56 KB)Inductiveload{{Information |Description={{en|1=The stage-by-stage architecture of a MIPS microprocessor with a pipeline. Although the memory is shown twice for clarity of the pipeline, MIPS architectures have only one memory bank (i.e. von Neumann architecture).}} |So

निम्नलिखित पन्ने इस चित्र से जुडते हैं :

चित्र का वैश्विक उपयोग

इस चित्र का उपयोग इन दूसरे विकियों में किया जाता है:

मेटाडेटा