चित्र:JFET Transistor.svg

पृष्ठ की सामग्री दूसरी भाषाओं में उपलब्ध नहीं है।
मुक्त ज्ञानकोश विकिपीडिया से

मूल चित्र(SVG फ़ाइल, साधारणतः 600 × 210 पिक्सेल, फ़ाइल का आकार: 9 KB)

सारांश

विवरण
Polski: Uproszczona budowa tranzystora polowego złączowego (JFET): S – źródło, D – Dren, G – Bramka, 1 – Ładunek przestrzenny, 2 – Kanał.
दिनांक
स्रोत Na podstawie: Stacewicz T., Kotlicki A., Elektronika w laboratorium naukowym, Wydawnictwo Naukowe PWN, Warszawa 1994, ISBN 83-01-11531-9
लेखक वेक्टरीकरण: Harkonnen²

लाइसेंस

Public domain मैं, इस कार्य का/की कॉपीराइट धारक, इस कार्य को सार्वजनिक डोमेन में प्रकाशित करता/करती हूँ। यह पूरे विश्व में लागू होता है।
कुछ देशों में यह कानूनी तौर पर नहीं हो सकता है; ऐसा हो तो:
मैं सभी को इस कार्य का इस्तेमाल किसी भी उद्देश्य से, बिना किसी बाधाओं के इन शर्तों के कानून द्वारा अनिवार्य किए तक करने की अनुमति देता/देती हूँ।

Captions

Add a one-line explanation of what this file represents

Items portrayed in this file

चित्रण

चित्र का इतिहास

फ़ाइलका पुराना अवतरण देखने के लिये दिनांक/समय पर क्लिक करें।

दिनांक/समयथंबनेलआकारसदस्यप्रतिक्रिया
वर्तमान18:15, 24 जून 200718:15, 24 जून 2007 के संस्करण का थंबनेल संस्करण600 × 210 (9 KB)Harkonnen2{{Information |Description=Uproszczona budowa tranzystora polowego złączowego (JFET); S- źródło, D - Dren, G - Bramka; 1. Ładunek przestrzenny, 2. Kanał |Source=Stacewicz T., Kotlicki a., "Elektronika w laboratorium naukowym", Wydawnictwo naukowe P

निम्नलिखित पन्ने इस चित्र से जुडते हैं :

चित्र का वैश्विक उपयोग

इस चित्र का उपयोग इन दूसरे विकियों में किया जाता है: