सीएमओएस (CMOS)

मुक्त ज्ञानकोश विकिपीडिया से
यहाँ जाएँ: भ्रमण, खोज
CMOS इनवर्टर (NOT लॉजिक गेट)

संपूरक धातु-आक्साइड-अर्धचालक [Complementary metal-oxide-semiconductor] (CMOS ])उच्चारित/ˈsiːmɒs/ एकीकृत परिपथों के निर्माण के लिए एक प्रौद्योगिकी है. CMOS प्रौद्योगिकी का प्रयोग माइक्रोप्रोसेसर्स, माइक्रोकंट्रोलर्स, स्थैतिक RAM तथा अन्य डिजिटल तर्क परिपथों में किया जाता है. CMOS प्रौद्योगिकी का प्रयोग एनालॉग परिपथों की एक व्यापक श्रेणी, जैसे प्रतिबिंब संवेदकों, डाटा परिवर्तकों, तथा अत्यधिक एकीकृत ट्रांसीवर्स, में भी अनेक प्रकार के संप्रेषणों के लिए किया जाता है. सन 1967 में फ्रैंक वान्लास (Frank Wanlass) ने सफलतापूर्वक CMOS का पेटेंट (US पेटेंट 3,356,858) करवाया.

कभी-कभी CMOS का उल्लेख संपूरक-सममिति धातु-आक्साइड-अर्धचालक [Complementary-symmetry metal-oxide-semiconductor] (या COS-MOS) के रूप में भी किया जाता है. "संपूरक-सममिति" शब्द इस तथ्य को सूचित करते हैं कि CMOS के साथ प्रयुक्त विशिष्ट डिजिटल रचना शैली तार्किक कार्यों के लिए धातु आक्साइड अर्धचालक क्षेत्र प्रभाव ट्रांज़िस्टर्स (MOSFETs) के p-प्रकारn-प्रकार के संपूरक और सममित जोड़ों का प्रयोग करती है.

उच्च शोर प्रतिरोध-क्षमता एवं निम्न स्थैतिक ऊर्जा खपत CMOS उपकरणों की दो महत्वपूर्ण विशेषताएं हैं. ऊर्जा की लक्षणीय मात्रा केवल तभी ली जाती है, जब CMOS उपकरण में ट्रांज़िस्टर्स ऑन व ऑफ अवस्थाओं के बीच स्विचन कर रहे होते हैं. परिणामस्वरुप, तर्क के अन्य रूपों, उदाहरणार्थ ट्रांजिस्टर-ट्रांजिस्टर तर्क (TTL) या NMOS तर्क, जो p-चैनल उपकरणों के बिना सभी n-चैनल उपकरणों का प्रयोग करता है, की तरह CMOS उपकरण बहुत अधिक अपशिष्ट उष्मा उत्पन्न नहीं करते. CMOS एक चिप पर तार्किक कार्यों के एक उच्च घनत्व की भी अनुमति देता है. यही मुख्य कारण है कि अस्सी के दशक में CMOS स्पर्धा में विजयी हुआ और VLSI चिप्स में क्रियान्वयन के लिए सर्वाधिक प्रयुक्त प्रौद्योगिकी बन गया.

वाक्यांश "धातु-आक्साइड-अर्धचालक" विशिष्ट क्षेत्र-प्रभाव ट्रांज़िस्टर्स की भौतिक संरचना का उल्लेख करता है, जिनमें एक आक्साइड उष्मावरोधी के शीर्ष पर एक धातु द्वार इलेक्ट्रोड होता है, जो पुनः एक अर्धचालक पदार्थ के शीर्ष पर स्थित होता है. किसी समय एल्यूमीनियम का प्रयोग किया जाता था, परन्तु अब यह पदार्थ पॉलीसिलिकॉन है. 45 नैनोमीटर नोड व आगे के लिये IBM व इंटेल (Intel) द्वारा की गई घोषणा के अनुसार CMOS प्रक्रियाओं में उच्च-k पारद्युतिक पदार्थों के आगमन के साथ ही अन्य धातु द्वारों ने भी वापसी की है.[1]

तकनीकी विवरण[संपादित करें]

"CMOS", डिजिटल विद्युत-परिपथ तंत्र रचना की एक विशिष्ट शैली और एकीकृत परिपथों (चिप्स) पर उस विद्युत-परिपथ तंत्र के क्रियान्वयन के लिये प्रयुक्त प्रक्रियाओं के श्रेणी, दोनों को संदर्भित करता है. CMOS विद्युत-परिपथ तंत्र स्थैतिक अवस्था में कम विद्युत नष्ट करता है और समान कार्यात्मकता वाले अन्य क्रियान्वयनों की तुलना में अधिक सघन होता है. चूंकि यह लाभ बढ़कर और अधिक महत्वपूर्ण हो गया है, CMOS प्रक्रियाओं व उनके विभिन्न रूपों का वर्चस्व स्थापित होता जा रहा है, अतः आधुनिक एकीकृत परिपथों के एक बड़े भाग का उत्पादन CMOS प्रक्रियाओं पर किया जाता है.[तथ्य वांछित]कम्प्यूटरों, दूरसंचार उपकरणों और सिग्नल प्रोसेसिंग उपकरणों में पाए जाने वाले लॉजिक गेट्स तथा अन्य डिजिटल परिपथों के क्रियान्वयन के लिये CMOS परिपथ p-प्रकार व n-प्रकार के धातु-आक्साइड-अर्धचालक क्षेत्र-प्रभाव ट्रांज़िस्टर्स (MOSFETs) के संयोजन का प्रयोग करते हैं. हालांकि CMOS तर्क को असतत उपकरणों (उदाहरणार्थ, एक परिचयात्मक परिपथ श्रेणी में) के साथ क्रियान्वित किया जा सकता है, लेकिन विशिष्ट वाणिज्यिक CMOS उत्पाद सिलिकॉन के 0.1 से 4 वर्ग सेंटीमीटर के बीच आकार वाले चौरस टुकड़ों पर दोनों प्रकार के लाखों (या सैकड़ों लाख) ट्रांज़िस्टर्स से मिलकर बने एकीकृत परिपथ होते हैं.[तथ्य वांछित] इन उपकरणों को सामान्यतः "चिप्स (chips)" कहा जाता है, हालांकि उद्योग के अंतर्गत उनका उल्लेख "डाय (die)" (एकवचन) या "डाइस (dice)", "डाइज़ (dies)", या "डाय (die)" (बहुवचन) के रूप में भी किया जाता है.

संघटन[संपादित करें]

वोल्टेज स्त्रोत या धरातल (ground) से आउटपुट तक पथों के निर्माण के लिये p-प्रकार और n-प्रकार के धातु-आक्साइड-अर्धचालक क्षेत्र-प्रभाव ट्रांज़िस्टर्स का प्रयोग ही CMOS परिपथों को लॉजिक गेट्स के क्रियान्वयन की अनुमति देने वाला मुख्य सिद्धांत है. जब आउटपुट तक जाने वाला कोई पथ वोल्टेज स्त्रोत से निर्मित किया जाता है, तो परिपथ को ऊपर की ओर खिंचा हुआ (pulled up) कहा जाता है. अन्य परिपथ अवस्था तब उत्पन्न होती है, जब आउटपुट तक जाने वाला कोई पथ धरातल से निर्मित किया जाता है और आउटपुट को संभाव्य धरातल (ground potential) तक नीचे लाया जाता (pulled down) है.

आउटपुट इनपुट का प्रतिलोम है[संपादित करें]

स्टैटिक CMOS इन्वर्टर

CMOS परिपथों का निर्माण इसलिये किया जाता है ताकि सभी PMOS ट्रांज़िस्टर्स में अनिवार्य रूप से वोल्टेज स्त्रोत या किसी अन्य PMOS ट्रांज़िस्टर से प्राप्त इनपुट ही हो. इसी प्रकार सभी NMOS ट्रांज़िस्टर्स में भी अनिवार्य रूप से धरातल या किसी अन्य NMOS ट्रांज़िस्टर से प्राप्त इनपुट ही होना चाहिये. एक PMOS ट्रांज़िस्टर की रचना एक निम्न गेट वोल्टेज लागू किये जाने पर अपने स्त्रोत और गंतव्य संपर्कों के बीच एक निम्न प्रतिरोध तथा उच्च गेट वोल्टेज लागू करने पर उच्च प्रतिरोध निर्मित करती है. दूसरी ओर, किसी NMOS ट्रांज़िस्टर की रचना स्त्रोत व गंतव्य के बीच निम्न ग़ेट वोल्टेज लागू करने पर उच्च प्रतिरोध और उच्च गेट वोल्टेज लागू करने पर निम्न प्रतिरोध उत्पन्न करती है.

दाहिनी ओर बना चित्र यह दर्शाता है कि जब कोई इनपुट एक PMOS ट्रांज़िस्टर (चित्र के शीर्ष पर) और एक NMOS ट्रांज़िस्टर (चित्र में नीचे), दोनों से जोड़ा जाता है, तो क्या घटित होता है. जब इनपुट A का वोल्टेज कम होता है, तो NMOS ट्रांज़िस्टर का चैनल उच्च प्रतिरोध अवस्था में होता है. यह Q से धरातल तक प्रवाहित हो सकने वाली धारा को सीमित कर देता है. PMOS ट्रांज़िस्टर का चैनल निम्न प्रतिरोध अवस्था में है और आपूर्ति से आउटपुट तक बहुत अधिक धारा प्रवाहित हो सकती है. चूंकि आपूर्ति वोल्टेज तथा Q के बीच प्रतिरोध कम है, अतः Q से ली गई एक धारा के कारण आपूर्ति वोल्टेज और Q के बीच वोल्टेज में गिरावट भी कम होती है. अतः आउटपुट एक उच्च वोल्टेज प्रदर्शित करता है.

दूसरी ओर, जब इनपुट A का वोल्टेज उच्च होता है, तो PMOS ट्रांज़िस्टर ऑफ (उच्च प्रतिरोध) अवस्था में होता है, अतः यह धनात्मक आपूर्ति से आउटपुट तक प्रवाहित हो रही धारा को सीमित कर देगा, जबकि NMOS ट्रांज़िस्टर ऑन (निम्न प्रतिरोध) अवस्था में है, जिससे आउटपुट को धरातल की ओर जाने की अनुमति मिलती है. चूंकि Q और धरातल के बीच प्रतिरोध कम है, अतः Q को धरातल से ऊपर रखने पर Q में जाने वाली धारा के वोल्टेज में गिरावट कम होती है. इस कम गिरावट के कारण आउटपुट एक निम्न वोल्टेज प्रदर्शित करता है.

संक्षेप में, PMOS और NMOS ट्रांजिस्टर्स के आउटपुट इस प्रकार संपूरक होते हैं कि जब इनपुट निम्न होता है, तो आउटपुट उच्च होता है और जब इनपुट उच्च होता है, तो आउटपुट निम्न होता है. इनपुट और आउटपुट के इस विपरीत व्यवहार के कारण CMOS परिपथ का आउटपुट इसके इनपुट का प्रतिलोम होता है.

द्विविधता[संपादित करें]

किसी CMOS परिपथ के PMOS ट्रांज़िस्टर्स और NMOS ट्रांज़िस्टर्स के बीच उपस्थित द्विविधता इसकी एक महत्वपूर्ण विशेषता होती है. एक CMOS परिपथ आउटपुट से विद्युत स्त्रोत अथवा धरातल तक सदैव ही एक पथ की उपस्थिति की अनुमति देने के लिये बनाया जाता है. इसकी पूर्ति के लिये, वोल्टेज स्त्रोत तक जाने वाले सभी पथों का समूह धरातल तक जाने वाले सभी पथों के समूह का संपूरक होना चाहिये. यह कार्य एक को दूसरे के NOT के संदर्भ में परिभाषित करके सरलतापूर्वक किया जा सकता है. डी मॉर्गन (De Morgan) के सिद्धांतों पर आधारित तर्क के कारण, समानांतर (Parallel) PMOS ट्रांज़िस्टर्स के अनुरूप NMOS ट्रांज़िस्टर्स क्रमिक (Series) होते हैं, जबकि क्रमिक PMOS ट्रांज़िस्टर्स के अनुरूप NMOS ट्रांज़िस्टर्स समानांतर होते हैं.

तर्क[संपादित करें]

CMOS लॉजिक में NAND गेट

अधिक जटिल तार्किक कार्यों, जैसे AND तथा OR गेट्स को शामिल करने वाले कार्य, के लिये तर्क को प्रदर्शित करने हेतु गेट्स के बीच पथ में परिवर्तन करने की आवश्यकता होती है. जब किसी पथ में क्रमिक (series) रूप से लगे दो ट्रांज़िस्टर्स शामिल होते हैं, तो दोनों ट्रांज़िस्टर्स में अपने संबंधित आपूर्ति वोल्टेज के प्रति निम्न प्रतिरोध होना चाहिये, जो एक AND का निर्माण करता है. जब किसी पथ में समानांतर (parallel) रूप से लगे दो ट्रांज़िस्टर्स शामिल होते हैं, तो आपूर्ति वोल्टेज को आउटपुट से जोड़ने के लिये दोनों में से किसी एक में या दोनों ट्रांज़िस्टर्स में निम्न वोल्टेज होना चाहिये, जो एक OR का निर्माण करता है.

CMOS तर्क में एक NAND गेट का परिपथ चित्र दाहिनी ओर प्रदर्शित किया गया है. यदि A और B दोनों के इनपुट उच्च हैं, तो दोनों NMOS ट्रांज़िस्टर्स (चित्र के निचले अर्ध-भाग में) संचालित (conduct) होंगे, दोनों में से कोई भी PMOS ट्रांज़िस्टर्स संचालित नहीं होगा और आउटपुट व Vss (धरातल) के बीच एक सुचालक (conductive) पथ स्थापित होगा, जिससे आउटपुट निम्न हो जाएगा. यदि A अथवा B में से कोई इनपुट निम्न है, तो एक NMOS ट्रांज़िस्टर संचालित नहीं होगा, एक PMOS ट्रांज़िस्टर होगा, और आउटपुट तथा Vdd (वोल्टेज स्त्रोत) के बीच एक सुचालक पथ स्थापित होगा, जिससे आउटपुट उच्च हो जाएगा.

NMOS की तुलना में CMOS का एक लाभ यह है कि निम्न-से-उच्च (low-to-high) और उच्च-से-निम्न (high-to-low), दोनों आउटपुट रूपांतरण तीव्र होते हैं क्योंकि NMOS तर्क के भार रजिस्टर्स के विपरीत चालू (Switch on) किये जाने पर पुल-अप (pull-up) ट्रांज़िस्टर्स के बीच प्रतिरोध निम्न होता है. इसके अतिरिक्त, निम्न तथा उच्च पटरियों के बीच आउटपुट संकेत पूर्ण वोल्टेज पर झूलता है. यह शक्तिशाली, अधिक निकट रूप से सममित प्रतिक्रिया CMOS को अधिक शोर प्रतिरोधी भी बनाती है.

एक CMOS परिपथ में विलंब की गणना करने की विधि के लिये तार्किक प्रयास देखें.

उदाहरण: भौतिक अभिन्यास में NAND गेट[संपादित करें]

एक NAND सर्किट के शारीरिक लेआउट

यह उदाहरण एक NAND तर्क उपकरण को उस भौतिक प्रदर्शन के रूप में दर्शाता है, जैसा कि इसे उत्पादित किया जाएगा. भौतिक अभिन्यास परिप्रेक्ष्य, परतों के एक समूह का "विहंगम-दृष्टिकोण (Bird's eye view)" है. परिपथ एक P-प्रकार के अधःस्तर पर निर्मित किया गया है. पॉलीसिलिकॉन, विसरण (diffusion) और n-well को "बुनियादी परतें (Basic Layers)" कहा जाता है और इन्हें वास्तव में P-प्रकार के अधःस्तर के खन्दकों (trenches) में प्रविष्ट किया जाता है. ये संपर्क आधार परतों और धातु की पहली परत (metal1) के बीच एक रोधक परत को भेदकर संयोजन बनाते हैं.

NAND के इनपुट (हरे रंग में प्रदर्शित) पॉलीसिलिकॉन हैं. CMOS ट्रंज़िस्टर्स (उपकरण) पॉलीसिलिकॉन और विसरण के प्रतिच्छेदन द्वारा बनते हैं: N उपकरण के लिये N विसरण; P उपकरण के लिये P विसरण (चित्र में क्रमशः गेरुएं और पीले रंगों में प्रदर्शित). आउटपुट ("out") धातु (हरिनील [cyan] रंग में प्रदर्शित) में जुड़ा होता है. धातु और पॉलीसिलिकॉन या विसरण के बीच संयोजन संपर्कों के माध्यम से बनाए जाते हैं (काले वर्गों द्वारा प्रदर्शित). भौतिक अभिन्यास का उदाहरण पिछले उदाहरण में दिये गये NAND तर्क परिपथ से मेल खाता है.

N उपकरण का उत्पादन एक P-प्रकार के अधःस्तर पर किया जाता है. P-उपकरण का उत्पादन एक N-प्रकार के कूप (n-well) में किया जाता है. लैच-अप (Latchup) को रोकने के लिये एक P-प्रकार का अधःस्तर "टैप (tap)" VSS से जोड़ा जाता है और एक N-प्रकार का n-well टैप VDD से जोड़ा जाता है.

CMOS गेट पर दो ट्रांजिस्टर दो अनुभाग में, N-वेल और COMS प्रोसेस

विद्युत: स्विचन और रिसाव[संपादित करें]

CMOS तर्क NMOS तर्क परिपथों की तुलना में कम बिजली नष्ट करता है क्योंकि CMOS केवल स्विचन करते समय ही बिजली लेता है ("गतिज विद्युत"). किसी आधुनिक 90 नैनोमीटर प्रक्रिया में, एक विशिष्ट ASIC पर आउटपुट का स्विचन 120 पिकोसेकंड्स ले सकता है और ऐसा प्रत्येक दस नैनोसेकंड्स पर होगा. जब भी आउटपुट निम्न हो, तो NMOS तर्क विद्युत नष्ट करता है ("स्थैतिज विद्युत"), क्योंकि भार प्रतिरोधी तथा n-प्रकार के नेटवर्क के द्वारा Vdd से Vss तक एक धारा-पथ होता है.

जब भी CMOS परिपथों का स्विचन किया जाता है, तो वे विभिन्न भार धारिताओं (अधिकांशतः गेट और तार धारिता, परंतु निष्कासन और कुछ स्त्रोत धारिताएं भी) को आवेशित करके विद्युत नष्ट करते हैं. वेष्टित आवेश वोल्टेज परिवर्तन और धारिता का गुणनफल होता है. प्रयुक्त धारा को प्राप्त करने के लिये भार धारिताओं पर स्विचन आवृत्ति से गुणा करें और किसी CMOS उपकरण द्वारा नष्ट की गई अभिलक्षणिक स्विचन विद्युत को प्राप्त करने के लिये पुनः वोल्टेज से गुणा करें:  P = C V^2 f

1990 के दशक में चिप पर तार अधिक संकरे हो जाने और लंबे तार अधिक प्रतिरोधक बन जाने के कारण विद्युत खपत का एक अतिरिक्त रूप लक्षणीय बन गया. उन प्रतिरोधक तारों के अंत पर स्थित CMOS गेट्स धीमे इनपुट रूपांतरण देखते हैं. इन रूपांतरणों के बीच में, NMOS और PMOS दोनों नेटवर्क आंशिक रूप से सुचालक होते हैं और धारा सीधे Vdd से Vss तक प्रवाहित होती है. इस प्रकार प्रयोग की गई विद्युत को लोहदंड (Crowbar) विद्युत कहा जाता है. अशक्त रूप से चालित लंबे पतले तारों से बचाने वाली सतर्कतापूर्ण रचना ने इस प्रभाव को सुधार दिया है और लौह्दंड विद्युत लगभग सदैव ही स्विचन विद्युत से बहुत कम होती है.

NMOS और PMOS दोनों ट्रांज़िस्टर्स में एक गेट-स्त्रोत सीमारेखा वोल्टेज (threshold voltage) होता है, जिसके नीचे उपकरण से प्रवाहित धारा (जिसे उप-सीमारेखा [subthreshold] धारा कहते हैं) बहुत अधिक घट जाती है. ऐतिहासिक रूप से, CMOS डिज़ाइन उनके सीमारेखा वोल्टेज से बहुत अधिक आपूर्ति वोल्टेज (Vdd, 5V रहा होगा और NMOS तथा PMOS दोनों के लिये Vth, 700mVh रहा होगा) पर कार्य करते थे. लगभग शून्य सीमारेखा वोल्टेज वाला एक विशेष प्रकार का CMOS ट्रांज़िस्टर मूल (Native) ट्रांज़िस्टर है.

रचना की गति बढ़ाने के लिये उत्पादक उन निर्माणों की ओर चले गए हैं, जिनकी वोल्टेज सीमारेखाएं कम होती हैं;[तथ्य वांछित] लेकिन इसके कारण 200 mV के Vth वाले एक आधुनिक NMOS ट्रांज़िस्टर में लक्षणीय उप-सीमारेखा रिसाव (subthreshold leakage) धारा होती है. ऐसी रचनाएं (उदा. डेस्कटॉप प्रोसेसर्स), जिनमें परिपथों की एक बड़ी मात्रा शामिल होती है, यदि वे सक्रिय स्विचन न कर रहीं हों, तब भी वे इस रिसाव धारा के कारण बिजली की खपत करती हैं. रिसाव विद्युत ऐसी रचनाओं द्वारा प्रयुक्त कुल विद्युत का एक बड़ा भाग होती है. आगे प्रौद्योगिकी की उन्नतियों, जो अधिक पतले गेट पारद्युतिकों का प्रयोग करती हैं, में अत्यधिक पतले गेट पारद्युतिक से होकर धारा की सुरंग बनाने (tunneling) के कारण एक अतिरिक्त रिसाव घटक होता है. सिलिकॉन डाइ आक्साइड, जो कि पारंपरिक गेट पारद्युतिक है, के स्थान पर उच्च-k पारद्युतिकों का प्रयोग समान उपकरण प्रदर्शन, लेकिन एक मोटे गेट उष्मावरोधी के साथ, की अनुमति देता है और इस प्रकार इस धारा से बचाता है. नए पदार्थ और तंत्र रचना का प्रयोग करके रिसाव विद्युत में कमी CMOS के प्रवर्धन को शक्ति प्रदान करने के लिये महत्वपूर्ण है. रिसाव और कमी की विधियों का एक अच्छा अवलोकन पुस्तक, Leakage in Nanometer CMOS Technologies ISBN 0-387-25737-3 में वर्णित किया गया है.

एनालॉग CMOS[संपादित करें]

डिजिटल अनुप्रयोगों के अलावा, CMOS प्रौद्योगिकी का प्रयोग एनालॉग अनुप्रयोगों में भी किया जाता है. उदाहरण के लिए, CMOS प्रचालनात्मक प्रवर्धक (Operational Amplifier) ICs बाज़ार में उपलब्ध हैं. पूरी माइक्रोवेव आवृत्तियों तक सभी RF अनुप्रयोगों के लिये भी CMOS प्रौद्योगिकी का प्रयोग व्यापक रूप से किया जाता है. दरअसल, CMOS प्रौद्योगिकी का प्रयोग मिश्रित-संकेत (एनालॉग+डिजिटल) अनुप्रयोगों के लिये किया जाता है.

तापमान सीमा[संपादित करें]

पारंपरिक CMOS उपकरण -55 °C से +125 °C की सीमा में कार्य करते हैं. अगस्त 2008 में सबसे पहली बार यह सैद्धांतिक संकेत प्राप्त हुए कि सिलिकॉन CMOS 40 केल्विन, या -233 °C तक निम्न तापमान पर कार्य करेंगे.[2] तब से Overclocked AMD Phenom III प्रोसेसर्स को तरल नाइट्रोजन और तरल हीलियम शीतलन के संयोजन के साथ प्रयोग करके 40 केल्विन के निकट कार्यात्मक तापमान हासिल किये जाते रहे हैं.[3]

इन्हें भी देखें[संपादित करें]

संदर्भ[संपादित करें]

  1. इंटेल 45nm Hi-k सिलिकॉन प्रौद्योगिकी
  2. एडवर्ड्स सी, "तापमान नियंत्रण", इंजीनियरिंग और प्रौद्योगिकी पत्रिका 26 जुलाई - 8 अगस्त 2008, IET
  3. Patrick Moorhead (January 15th, 2009). "Breaking Records with Dragons and Helium in the Las Vegas Desert". blogs.amd.com/patmoorhead. Archived from the original on 2012-05-26. http://archive.is/wjer. अभिगमन तिथि: 2009-09-18. 

आगे के पठन के लिए[संपादित करें]

बाहरी लिंक[संपादित करें]